sábado, 16 de junio de 2012

Circuito Sumador Restador con 7483


Veamos la figura de abajo. Si el interruptor S=0, entonces la salida del 7483 es igual a A+BI. Si S=1, entonces la salida del 7483 es A-BI. Donde A y BI son los números binarios de 4 bits introducidos por el usuario y se señalan en la siguiente figura:




Ahora veamos qué ocurre en detalle:


Las entradas de cada compuerta XOR son: S y un bit de BI. Vemos que la salida de cada compuerta XOR está conectada a cada entrada del puerto B del 7483, respetando el subíndice de las entradas BI. Es decir: si a una compuerta XOR entra el bit menos significativo del número binario BI, de esa compuerta sale el bit menos significativo del número binario B; y así ocurre con el resto de los bits. Así mismo, C0=S.

Hagamos una tabla de la verdad para S, un bit de BI, un bit de B y C0:

Sun bit de BIun bit de BC0
0000
0110
1011
1101




Sea C la salida del 7483 y A la otra entrada que no se ha mencionado.


Vemos que si S=0, entonces cada bit de BI es igual a cada bit de B (respetando las cifras significativas), y C0=S=0. Por lo tanto, B=BI y:


C = C0+A+B = 0+A+B= A+B: SUMA de los números binarios introducidos.



Ahora bien, vemos que si S=1, entonces cada bit de BI es igual al negado de cada bit de B (respetando las cifras significativas), y C0=S=1. Por lo tanto, B=(BI)' y:

C = C0+A+B = 1+A+(BI)' = A+[1 +(BI)' ]: RESTA de los números binarios introducidos.

lunes, 28 de mayo de 2012


Circuito que detecta la paridad del número de 1s que se le introducen (hilos de entrada: 8 bits)

A continuación, simplificación de expresión booleana solo con función NAND: